¬□CT Δ\/ΔII.ARI F COPY

10 特許出願公衷

四公 表 特 許 公 報 (A)

昭63 - 503261

砂公装 昭和63年(1988)11月24日

@Int_CI_4

識別記号

厅内整理番号

審 査 請 求 未請求

部門(区分) 7(2).

H 01 L 23/12

L-7738-5F R-7735-5F

予備審査請求 未請求

(全 8 頁)

公発明の名称

超高密度パツド配列チツプキヤリア

度 昭62-501115 の特

頤 昭61(1986)12月22日 ணைய

母翻訳文提出日 昭62(1987)9月2日 ⑩国際出願 PCT/US86/02814

匈国際公開番号 WO87/04316

動国際公開日 昭62(1987)7月16日

受先権主張

Ø1986年1月3日⑩米国(US)⑩816164

個発 明 者

フリーマン, ブルース ジョセ

アメリカ合衆国フロリダ州33068, エヌ・ローダーディル, エス・

ダブリユー・フオーティーンス・コート,7405番

70発 明 者

ドリンスキー, デール

アメリカ合衆国フロリダ州33065, コーラル・スプリングス, エ

ヌ・ダブリユー・セブンティーン・マナー,8740番

⑪出 顋 人

モトローラ・インコーポレーテ ッド

アメリカ合衆国イリノイ州60196, シャンパーグ, イースト・アル

ゴンクイン・ロード, 1303番

四代 理 人

弁理士 玉蟲 久五郎

砂指 定 国

DE(広域特許), FR(広域特許), GB(広域特許), IT(広域特許), JP, KR, NL(広域特許), SE(広域

特許)

最終頁に続く

財水の範囲

1. 半導体チップを取付け、保護カパーに適合する改 良されたチップリアリア銃役であつて、

カパーが取付けられ、レーザ・ドリルにより形成 される導電性貫通孔列を有し、その各々が両主祭面 上の導体により取用され、はんだブラグによりブラ グされ、上表面上に外方に延びている複数の導電性 タンナを経て、その上表面の周辺近傍のパッド列に 危気的に接続するようにした基部を形成する予備統 成セラミツク基板手段、

前記予備焼成セラミック基根上及びパッド列内で それに取付けられる剛体シートとして配置され、前 記貫通孔列及び前配外部は位置するランナチの一部 をカパーし、半導体チップに取付けられる上表面を 有する柔軟性助電体層手段、

半導体チップを電気的に絶縁的に取付け、前配復 数の海電性ランナに対し、また、各貧通孔に対し密 封封止を与えると同時に前記予偏鏡成セラミツク器 **板手段の底表図上のパッド配列インタフェースを形** 成する前記はんだによりプラグした真逸孔に対し、 下方領域の使用を可能にし、それにより、チップキ ヤリア芸団が著しく大きたパッド配列符度を示す条 **数性膀锥体**周、

を具える超高密度パッド配列チップ・キャリア装置。

- 2 前記予備焼成セラミック基板は、アルミナのよう な材料から成る前記請求の範囲第1項記載のチップ ・キャリア設置。
- 3. 前記录軟性誘電体層手段は、ポリイミドフィルム のようなポリマ材料から成り、前配柔軟性勝電体層 は、接着剤のような材料を使用して予備機成セラミ ック基根に貼着される前記請求の範囲第1項記載の チップ・キャリア英量。
- 前記录数性誘電体層手段は、予備締成セラミック 遊板手段に直接貼着される前配請求の範囲第1項記 戦のチップ・キャリア設置。
- 5. 前記予備競成基故手段の底表面上の貫通孔内に形 成される前記はんだのブラグは、それが取付けられ るポード上のチップ・キャリア姦最を高くするよう に作用し、それによりチップ・キャリア架量とポー どとの間に間隙を与え、最終アセンブリを容易にし、 作楽をきれいにする前記情求の範囲第1項記載のチ ップ・キャリア設度。
- 6. 前記录軟性調電体層手設は、その上に取付けられ る半導体ナップから前記予備焼成セラミック拡板手 敦士で良好な熱伝導路を与える前記請求の範囲第1 項記載のチップ・キャリア装置。
- 7. 前記录収性問電体指手段は、半導体チップを取付 ける金属化上表面を具える前配請求の範囲第1項記

特表昭63-503261(2)

数のナップ・ヤヤリア設定。

8. 気部対止したパッケーツを与えるセラミックペースを有するテップ・キャリアをつくる方法であつて、レーザドリル及び導電性金属化により導電性質透孔配列を有する予備焼成セラミックあ板からセラミックペースを形成し、質透孔を具える工程、

各々が課題性質適孔を具える事体により電気等体 配列を描写し、電気メッキし、エッチングする工程、 導電性質適孔を選記するはんだによりプラグする工程、

項目後月通礼を設定するはんだによりブラクする 単名。

前配セラミックペースの第2主装面を金属化し、 次いで、各々がはんだによりブラグした貫通孔に接 続される導電性ランナにより、その上部主装面上で 外方に延びている複数の導電性ランナを抽写し、電 気メッキし、エッテングする工程、

前記セラミックペースの上部主表面上に、上表面を有する条数性誘電体層を取付け、その下方の導電性ランナ製量から熱酸した半導体チップを取付ける工程、

的配录軟性師電体層は、学導体チップの電気的に 総裁性ある取付けを与え、複数の導電性ランナ及び 各質通孔に対し気密對止を与えると同時に前記予備 前成セラミック蓄収の底袋国上にベッド配列インタフェースを形成するはんだによりブラグした黄油孔に対し、その下方領域の使用を可能にし、それによって、チップ・キャリア変像は零しく大きなパッド配列密度を示す工程。

を具えるテップ・キャリアの製造法。

- 8. 柔軟性誘電体債を前配セラミックベースに取付ける工程は、前配条軟性誘電層をそとに接着剤により 貼着する工程を含む、前記請求の範囲類8項記数の チップ・キャリアの製造法。
- 10. 前記条軟性時間体層を前記セラミックペースに貼 着する工程は、前記条軟性誘電体層をそこに辞法に よる被覆する工程を含む、前記翻求の範囲第8項記 載のテップ・キャリアの製造法。

明 組 書

超高密度パッド配列チップ・キャリア

発明の背景

本発明は、一般的にはチップ・キャリアに関するものであり、毎にリードレス・チップ・キャリアに関する。

大規模条領回路テップの大きさの増大とともに、テ ップに作らせければならない入力及び出力接続の数も 相応して増加した。との傾向は、2列の平行を接続ビ ンを持つデュアル・イン・ライン形チップ・パッケー **ジより、より小さく罵密度のリードレス・テップ・キ** ヤリアへの発展を促進した。一般的にリードレス・チ ップ・キャリアは、テップが搭載された基板をたは基 部を形成するアルミナのようなセラミック根を包含す るペッケーツよりなる。リードレス・チップ・キャリ ア中の電気接続路(path)は、キャリアのセラミック 差部の4面の各面に形成される外部接触ペッドに、チュ ップのリード殻がみちびかれるのを可能にする。ある リードレス・テップ・キャリアは、キャリア店面に形 成される接触パッドさん含むことができ、チップの下 の領域も利用する。キャリアはまた、対入チップに対 する熱伝導路を提供しなければならず、重要な設計上

考慮すべき事例である。それからチンプ・キャリアは音流、一般的にはより大きいプリント回路(PC)板をたはセラミック板上にチンプ・キャリアの接触ペッド上にチンプを遊客きに(mirror)した対応接触ペッド上にチンプをかんたんに置くことにより表面取付けされる。電気的及び機械的接続は、それから、この一般的にはんだいなにチンプ・キャリアを凝沈する(reflow)はんだによりはんだ付けすることによりまされる。この単領はデュアル・イン・タイン形ペッケージを板(ペード)に取付けるのより傾わしさは少なく、より高密度の入力及び出力接続が達成されるのを可能にする。

特表昭63-503261(3)

労しい場合にはこの熱サイクルは、チンプ・キャリアが、その取付けられた权(ボード)より分離されるほ 因となる。 設計の位の局面と妥為するため、そのよう なりードを最小にする方法を決定する研究がかこなわれた。 例えば、小さいセラミンク・チンプ・キャリアは、 特にそれがブリント回路权(ボード)に取付けられた時には、 大きいチンブ・キャリアより 局サイクル 環境にかいて、 より高い信頼度で動作することが知られている。 それ故に、 取付けセラミンク・チンプ・キャリアの全体的信頼度の改善を求めれば、 設計者はテンプ・キャリアの大きさの緯少に努めればならないのは明らかである。

チップ・キャリア用のある既知の装置は厚度技術を使用し、未焼成セラミッタ基板の装面上にスクリーン印別の(acreensd-on)金属ペーストのバターンを形成する。このセラミック基板の貫通孔(スルー・ホール)は再覧ガラス-金属ペーストの超合せで満たされる。印刷金属メタル・ペーストのバターンで形成される。下に類金属メタル・ペーストのバターンで形成される。下に類は投げる。このセラミック基板はそれから、下に類に接続パッドを持ち、第1セラミック層上の運賃休及びダイ取付けパッドより分離される。ダイ取付けパッドの下方の中心部を使用するが、このよりな共通規成(co-fired)チップ・キャリアに対し実現できる大き

されるチップ・キャリア装置は、共通鋭成層の必要を 旅去する2部分製造(two-part manufacturing)プロセ スを説明するものである。チップ・キャリア発位のセ ラミツク表板または葯部をはじめ、導電性ランナは、 両方の主面上に形成され、普通の存属プロセス使用の 事態性質通孔により相互扱統される。實通孔は、一面 より他面への相互接続路を提供するのみでなく、また、 ナップ・キャリアをその最終取付け板(ポード)に相 互接続する足跡 (footprint)、即ち、パッド配列を形 成する。関示されるチップ・キャリアのセラミック基 板上面には、柔軟な動電体層が張付けられ、との層は 金属化上部層を有し、集積回路ナップを受け入れるが イ取付けパッドを提供する。との条款な問覧体層は、 いくつかの重要な機能に役だつ。爲1K、とれは、テ ップ・キャリアのセラミック芸板上間に形成されるほ 気導体とり条状回路チップもたはダイを組録する。第 2に、とれは、メメライゼーション(金具化層)を付 着する適当な質を提供する。第3K、これは非常Kぼ く作られる故に、取付け条徴回路チップとチップ・キ ヤリアのセラミツク基部との間の巣伝導路を抑止しな い。そとで本発明は、そのような追加メメライゼーシ ョン・プロセス使用の辞果として、広い写気導体をつ くる高価な共通的成技術を利用せず、小さい高倍度の チップ・キャリア装置さたはパッケージが製造される

さ及び密度は、追加的な共通競成プロセス自体化上り制限され、そのプロセスドかける印刷出来る最小導電体電は 127 ミクロン (micrometers) またはミリインチ (millinches) であり、208.2 ミクロン総が兵国的な数作品である。この制限は、共通競成法を用いて契作されるチップ・キャリアド対し、可能な大きさ及び密度を制限し、とれらはつぎド、信頼度及び原位にかけるさらに望ましい改善を抑制する。

ナップ・キャリアの総体的大きさ及び製造原価を給かしたから信頼度を改善するため、多くの他の要値が 提案されたが、これらは同時に各個及びその他全部の 制約を覚取するのに成功であるとは判明していない。 発明の何単な契約

本発明の目的は、前述の問題の扱和のために使用で きるチップ・キャリア英量及び製造法を提供すること である。

本発明のさらに他の目的は、また、前述の問題を低 原価で軽減する、チップ・キャリア整備及び製造法を 提供することである。

本発明の1局面によれば、それを介して熱伝導路(path)を提供するとともに集積回路チップに取付け、電気的に接続するチップ・キャリア製量が提供され、 これは、1り高密度パッケージ製造方法の提供により、 40多の大きさ及び原価の紹小を達成する。とこに開示

のを可能にする。

本発明の象徴及び方法にもとづく典型的なチップ・ キャリア・パッケーツは、 次に添付の図面及び配送に 関連して説明されるであろう。

図面の簡単な説明

第1図(s)(s)は、技術的に既知の状態のチップ・キャリアの概略図を示す。

第2図(a)~(t)は、セラミック基板を処理するため本 発明により説明される実施例を実行する可能カプロセ ス暦序を図示する。

第 3 図(a)(b)は、本発明のセラミック基板に柔軟を絶像層を結合する前に、 2 次プロセスの利用によりその柔軟な財産体層の実施例を実行する可能なプロセス順序を図示する。

第4回は、本発明にもとづきチップ・キャリア契便を形成のため、第2回に図示される1次プロセスにもとづき作成されるセラミック基板と第1回の2次プロセスにより作成される乗款な誘電体層の結合を図示する。

第5回は、ポンド・ワイヤで接続される取付け半準体チップを有する第4回のチップ・キャリアの上面回を図示する。

第6図は、本発明と同一構造及び結果を遊成のため、 第2図の1次プロセスにもとづき作成されるセラミッ

特表昭63-503261(4)

タ素板、及びそれに付着される異なる 8 次プロセスを 利用する柔軟を砂電体層を使用する本発明の他の実施 例を図示する。

并相以明

さて図面を参照するに、第1図(4)は技術的に既知の チップ・キャリアを示す側面結図を図示する。

第1図(b)は、第1図(d)のナップ・キャリア装置の透 花図上面図を図示し、半導体テップがその上に取付け られている。

第1図()に図示される先行技術に戻り、アルミナ(または AB *O*) よりなる第1 セラミック暦 100 は、開孔され、それから導電ガラス・金属ペーストで満たされた多数の資通孔を有する。セラミック暦 100 の主要面の1つには、金属ダイ取付けパッド 104 及びドがポンド・パッド 106 のような金属ワイヤ・ボンド・パッド 106 は1 列に整列させられ、 ス通孔 102 に滞電的に接続する。との第1 アルミナ暦 100 に、 兵型的にはまたアルミナ製である第2 セラミック暦 108 がた ストで満たされる。 このセラミック層 108 はまた、 開孔され、 耳流孔 110 を有する。 さらに印刷滞電体 112 が提供され、第1 セラミック暦 100 の頁通孔 102 を第2 セラミック暦 108 の頁通孔 110 と相互協統する。第2 セラミック

例では1次プロセスは、第2回に図示され、貫通孔配 列を有するように開孔されるアルミナ羔板 200 よりた るセラミック層を製作する。第2回のステップ(工程) を参照のとと。貫通孔は既知のレーザ・ドリル加工技 術により形成されるものであろう。 鮮 2 図のステップ b K 進めば、普通の異型メタライセーション技術を使 用し、第1金属化層 202 がアルミナ基板 200 の製面に 加えられる。第2図のステップでに進めば、貫通孔と ともに会員化表面はそこで先学指写 (photodelinested) され、錦,ニッケル,及び金で電気めつきされ、それ からエッテングされ、それぞれの導意性資通孔に電気 的に接続したまとになつている各導電体 204 を形成す る。 第2回ステップ d では、アルミナ 基板 200 の食造 孔ははんだにより役(plug)をされる。とのステップ は、はんだによるプラグ(強)205を形成し、最終チッ ブ・キャリア装置に対する表面取付け相互接続点とと もに密接密封を与えるのに役立つ。清掃作祭の後に第 2回のステップ a に進み、 第2金属化階 208 がアルミ ナ基根 200 に加えられる。第2回のステップ(で、こ の第2金属化層 208 は同様に先学推写され、電気めつ きされ、エッチングされ、冥逸孔のはんだによるブラ グ(役) 208 と相互接続する別個の導電体 210 を形成す

本発明の好せしい果施例によれば、柔軟を誘電層を

第1図(i)(は図示されるチップ・キャリア装置は、本発明の背景でかなり詳細に示され、前に列挙した全部の欠点を受けるい。即ち、これは、必然的にチップ・キャリア装置の表少可能な大きさを制限する高値な共通院成技術を使用し、ついでその技術は、単価は勿論のこと信頼度に影響する。

さて、本発明の改良されたテップ・キャリア装置の 好ましい実施例に戻り(第2回及び第3回に図示のプロセスを利用する)、その結果として第4回,第5回 に図示の改良ナップ・キャリア装置となる。この実施

つくる 2 次プロセスは第3 図に図示される。第3 図の ステップaは、Dupont の登録商額 kapion として知られ るポリイミド・フィルムのようなポリマーてつくられ る条款な跡電休局 300 で開始する。との誘電休暦 300 は、 きた、 金属化用 302 を有する。 次化、 第3 図のス テップトに進み、一般的に大きいシーッとして処理さ れるこの餘気体層 300 社、つぎに、図示されるように 必要な角形スリップ 304 に分割される。 第4 図を参照 するに、許3囚のプロセスによりつくられる金具化さ れた柔軟を認置体ポリイミド・フィルムのスリップ304 は、第2回のプロセスにより前につくられたアルミナ 遊校 200 に強りつけられる。柔軟を跨電体スリップ804 は、接着剤402により適当な位置に保持され、その接 着剤はアクリル接着剤でよい。柔軟性誘電体スリップ 304 の会員化上面層 302 は、半導体チップを旅港させ るように準備される。第5回を容用するに、第4回に 開示されたチップ・キャリア装置の透視図の上面図が 図示され、単導体チップ 502 が金属化糖健体スリップ 304 に取付けられた後に、そのチップへの相互接続の ためポンド・ワイヤが使用される。

結果として本発明の好ましい実施例は40多の大きさの紹小に直接贷款する改善された信頼度を有するテップ・キャリア装置を提供する。さらに、そのコストは、 高温度、共通焼成技術を使用して製作される既知のチ

特表昭63-503261(5)

ップ・キャリア装置と比較すれば、略々如乡低下され た。高温度、共通鏡皮技術を用い製作されるチップ・ キャリアは、 127 ミクロンより 203.2 ミクロン範囲の 導電体偏を選成できるのみであるから、これらの改善 は以前には不可能であつたが、本発明にもとづくテツ・ プ・キャリア装量は 127 ミクロン以下のライン偏の達 成が可能である。かくて、超高密度テップ・キャリア 央現に必要とされる以上の大きな精度は、高温度共通 焼成技術に関連する不正確による制約を党取する意気 メツキ・レーザ加工孔のハンダによるブラグ(位)の使 用を可能にした。さらに其空メメタイセーション(金 属化)技術はあらゆるステップで都合よく使用され、 セラミック事板基部の表面に取付けられる時間体層と の衝突を避けるのド十分なだけ外方に延びている様の 狭い導電体を実現した:最初に、既知の実空メメライ ゼーション(金属化)技術を用い金属を蒸落し、次化 足跡または導撃体パターンを光学措写し、それから、 レーザ加工の貫通孔を含み望せしいパメーシに卵。ニ ツケル,及び金を電気メッキし、最後に、望ましく立 い金属を除去し、プロセスを完了する。金属化肪電体 層もまた安定な材料性質を有し、誘致体層として有利 に使用されるのを可能とする。痒いシートの形でも、 これは、1回ではセラミックにはられ、他回では金具 化蹊にはられることが出来る物質を提供し、しかも誘


電体の性質を十分に保持する。

第6図を参照するに、本発明の他の実施例が図示さ れ、とれは、会員化上面層 802 を有する特別被覆の来 飲な砂電体層 600 を有し、それに、第2 包の 1 次プロ セス・ステップにもとづき数作されたセラミック・ア ルミナ荔枝 200 がはりつけられるが、この場合は層600 は、接着剤の使用なしで直接にはりつけられる。第6 図に図示されるチップ・キャリア表定及び第4図に図 示されるものも共に良好を接着性を示すが、とれは、 若しくはんだとぶにより形勢されないセラミック・ア ルミナ基根 200 の平滑な上表面によるものである。無 6 図の構造にもとづく他の利点は(第 4 図と同様に) **はんだによるブラグ(役) 206 の付加的高さによりセラ** ミック・アルミナ苗板 200 がその取付け板(ポード) よりの高さが高いととは、第1回(3)に図示される歴知 の従来技術では見られなかつたことである。そとで本 発明は、より小さなより高田度のチップ・キャリア級 量を遊成するのみならず、チップ・キャリアが板(ぉ ード)の表面に取付ける時に行まわれる電気的接続の 信頼度を維持し改善する。

要約すると、超高密度テップ・キャリア装置は、高価な、高温度、共通競成技術を要せずに、改善されしかも小さい倒素化したチップ・キャリアのの製作を可能にした。

さらに本発明のチップ・キャリア報酬は高価を組み立て技術を除去したのみならず、より小さいより高密度のテップ・キャリアを選成するため、既知の薄膜技術と関連し、柔軟な静健体層のいくつかの材料特性を有効に利用し、既知の徒来技術の限界を克服した。

本発明のチップ・キャルアを置は十分に多くの付布和点を開示しているが、多数の変更や修正が当業技術者には明白であると考えられる。それ故に上述の発明の型式は、たんに好ましい典型的な実施例であるが、型式、構造、部品の配置において行なわれる変化は、上述の発明の範囲からはづれるものではない。



特表昭63-503261 (6)


Fig. 2

- 1次 プロセスー














Fig. 3 --- 2次プロセス ---302 全层 -300 しなやかな 話を体





福正書の翻訳文提出書(特許法第 184 条 7 の第 1 項)

100 4 4 4 8 4 8

第2膜 金属化

特許庁長官 小川 邦 夫 股

1. 特許出願の表示

国原出取番号 PCT/US86/02814

2発明の名称

超高密度パッド配列チップキャリア

3. 存許出 顧人

アメリカ合衆国イリノイ州 60196, シャンパーグ, イースト・アルゴンクイン・ロード, 1803 香

モトローラ・インコーポレーテッド

ラウナー、ビンセント ジョセフ

アメリカ合衆国

4.代· 理 人

東京都登品区南長崎 2 丁目 5 番 2 号

(7139) 弁理士 玉 蟲 久五郎

5. 補正費の提出年月日

1987年 3月 79日.

6. 弥付書祭の目録

(1) 補正書の翻訳文

- 2 (福正) 前記単一の予備的成セラミック基板手 段は、アルミナのような材料から成る前配請求の範 囲祭1項記載のチップ・キャリア基置。
- (補正) 前配単一の条軟性簡電体層手段は、ポ リイミドフイルムから成り、前記単一の柔軟性時間 体層は、接着剤のような材料を使用して予個焼成セ ラミック基板に貼着される前記請求の範囲第1項記 戦のチップ・キャリア設置。
- (補正) 前記単一の柔軟性誘電体層手段は、予 信焼成セラミツク基板手段に直接贴着される前記譜 水の転倒第1項記載のチップ・キャリア共産。
- (福正)前記単一の予例娩成基板手段の座長面上 の貫通孔内に形成される前記はんだのブラグは、そ れが取付けられるボード上のテップ・キャリア装置 をあくするように作用し、それによりナップ・キャ リブ装置とポードとの間に間隙を与え、最終アセン プリを容易にし、作楽をきれいにする前記請求の悩 囲第1項配数のチップ・キャリア装置。
- (補正) 前記単一の衆軟性詩館体層手段は、そ の上に取付けられる半導体チップから前記単一の予 優饒成セラミック苗板手段まで良好な熱伝導路を与 える前記請求の範囲第1項記載のチップ・キャリア
- 7. (補正) 前配単一の乗获性時電体層手段は、半

特表昭63-503261 (7)

海体テップを取付ける会民化上表面を具える前記録 求の顧問第1項記載のテップ・キャリア装置。

a. (補正) 気密剣止したペッケージを与えるセラ ミッタペースを有するテップ・キャリアをつくる方 法であつて、

レーザドリルにより運管性質通孔配列を具えるよ りに上部主要面及び下部主要面を有する単一の予備 競成セラミック密収からセラミックペースを形成し 事能性全異化を下部主要面に適用し、質通孔を具え る工程、

各々が導電性貫通孔に結合されるランナドより導 電性性ランナの配列を描写し、電気メッキし、エッ チングする工程、

3年性食造孔を登疏するはんだにより実質的にそれを介して上部表面以外をプラグする工程、

が配もラミックベースの上部主表面を金属化し、 次いで、各々がはんだによりブラグした資通孔に姿 続される準電性ランナにより、その上部主表面上で 外方に延びている複数の導電性ランナを指写し、電 気メッキし、エッチングする工程、

前記セラミックペースの上記主要面上に、上部表 図を有する柔軟性誘電体層を贴着し、その下方の導 電性ランナ級量から絶縁した半導体チップを取付け る工程、

国 蒜 講 臺 報 告

PC (4): 8038 7/06. 1/11, 3/10
U.S. Cl. 361/400, 403, 414; 29/845, 853 361/400, 403-6, 408, 414; 29/832, 845, 852-3; 357/75, 80, 84; 174/327P, 68.9 Description Starsful offer their Michael Description in the First Section Control and Description on Section in the First Sec N. DOCUMENTO COMPUTATION TO BE MILEVAMY OF CHIMAN OF COLUMNA, H AND BUILDING, MADE AND REPORT IS, A, 4,446,477 (CLRSOR, ET AL) 1 May 1924 See the entire document. E. A. 26,571,313 (SE292-S) 22 June 1978 1-3, 5, 8, 10 US, A, 3,868,724 (PDROUND) 25 February 1975 See column 2, lines 1-10 and column 3, lines 52-60 4. 9 US, A, 4,437,109 (ANTHERY, ET AL) 13 Morch 1984 See abstract, lines 5-8 1. 8 NS, A, 3,838,984 (CRNE, ET AL) 1 October 1974 | See column 4, limes 3-6 2, B 119, A. 4,316,551 (PUFITA, IT AL) 22 June 1982 hier details of publicher often the interreptunal filling date of grindly date and nor in special with the application has exted in understand the promptes or Process and-rights has Tableson or an individual or or play the management of the parties -----V. CENTIFICATION March 31, 1987 1 O APR 1987 ISAAIS

前記录軟性誘電体層は、半導体チップの電気的に 起發性ある取付けを与え、複数の導電性ランナ及び、 各貫通孔に対し気密封止を与えると同時に前記予備 焼成セラミック蓄板の底表面上にペッド配列インタ フェースを形成するはんだによりプラクした貫通孔 に対し、その下方領域の使用を可能にし、それによ つて、チップ・キャリア硫酸性等しく大きなペッド 配列由度を示す工程、

を具えるチップ・キャリアの製造法。

特表昭63-503261(8)

第1頁の銃き

優先権主張

❷1986年9月2日動米国(US)Ф902819

⑦発 明 者 シャーポフ,ジョン

アメリカ合衆国フロリダ州33065, コーラス・スプリングス, ェ ヌ・ダブリユー・サーテイサード・ストリート, 12126番

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☑ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.